

Ю.Ф.Мухомад¹¹ Иркутский государственный университет путей сообщения, г. Иркутск, Российская Федерация

ОРГАНИЗАЦИЯ ВЗАИМОДЕЙСТВИЯ АДРЕСНОЙ И УПРАВЛЯЮЩЕЙ ПОДСИСТЕМ В СПЕЦПРОЦЕССОРАХ РЕАЛЬНОГО ВРЕМЕНИ

Аннотация. Рассматриваются вопросы структурной организации спецпроцессоров по системной пятикомпонентной модели. На основе анализа граф-схемы алгоритма управления и матрицы связности операторов формализована процедура организации непосредственных связей функциональных преобразователей с частичным обращением к данным через общую шину.

Ключевые слова: Алгоритм, информационно-управляющие системы, спецпроцессор, матрица связности, граф, граф схема, общая шина.

ORGANIZATION OF INTERACTION OF THE ADDRESS AND CONTROL SUBSYSTEMS IN THE SPECIAL PROCESSOR REAL-TIME

Yu.F. Mukhopad¹¹ Irkutsk State Transport University, Russian Federation

Abstract. Addresses the issues of structural organization of a special processor on the system pathcomponents model. Based on the analysis of the graph-scheme of the control algorithm and the connectivity matrix of operators, the procedure for organizing direct connections of functional converters with partial data access via a common bus is formalized.

Keywords: Algorithm, information and control systems, special processor, connectivity matrix, graph, graph scheme, common bus.

В настоящее время аналого-цифровая система чаще всего организуется через цифровые блоки с предварительным преобразованием аналоговой информации в цифровой код, ее накоплением и с последующей обработкой через микроконтроллер. При этом микроконтроллер в такой системе выполняет пять функций:

- реализацию преобразований информации операторами $A_1 \dots A_k$;
- обмен информацией через общую шину (рис.1) при переходе от A_i к $A_j \in \{A\}$;
- управление вычислительным процессом;
- накопление результатов вычислений и фильтрация помех;
- управление процессом преобразования аналог-код и код-аналог с выдачей результатов.

Такая организация рассматривается как основная (базовая) для информационно-управляющих систем, в которой информация представлена напряжением $U(t)$ или двоичным позиционным кодом (ДПК) с ограниченной разрядностью, т.е. (12÷16) двоичных разрядов с фиксированной запятой [1-8].

В информационно-управляющих системах не обеспечивается высокое быстродействие по трем основным причинам:

- низкая скорость обмена информацией через общую шину;
- низкий уровень быстродействия при реализации операторов $A_1 \dots A_k$ алгоритмическим методом с помощью разложения функций в ряды Фурье;
- уровень управляющих команд микроконтроллера, как правило, реализуется 16-32 синхроимпульсами, вместо одного при аппаратной реализации управления.

Поэтому для аналого-цифровых систем с ограниченной точностью представления информации структурная организация спецпроцессора целесообразно определяется на основе обобщенной модели в виде пяти взаимосвязанных подсистем - ФИЛАУ[9]:

Функциональной (Ф) подсистемы как комплекс таблично-алгоритмических функциональных преобразователей информации и микроконтроллера для выполнения ограниченного числа простейших арифметических операций сложения и вычитания подсистемы. **Информационной (И)** - ОЗУ и ПЗУ. **Логической (Л)** подсистемы в виде схемы сравнения сигналов $U(t) \leq U_0$ и схем сравнения кодов с формированием двоичных признаков $\alpha_1.. \alpha_q$. **Адресной (А)** подсистемы для осуществления обмена информацией между A_i и $A_j \in \{A\}$ в информационно-управляющем процессе. **Управляющей (У)** подсистемы, реализующей всю последовательность переходов от A_i к $A_j \in \{A\}$ с учетом значений $\alpha_j \in \{\alpha\}$.

Управляющий алгоритм задается операторной схемой алгоритма (ОСА) или в виде граф-схем (ГСА), логических схем (ЛСА), табличных схем (ТСА) и др. Все эти схемы тождественны, а правила взаимных преобразований приведены в работе[9]. В спецпроцессоре реализовано по модели ФИЛАУ количество операций преобразования аналог-код сокращается на порядок, т.к. часть функциональных преобразований осуществляется в аналоговом виде [4-6] и преобразуется в код лишь результат после фильтрации помех. При более высоких требованиях по точности (~16 двоичных разрядов) функциональные преобразователи организуются по таблично-алгоритмической схеме с алгоритмами «скользящего окна» с минимальным числом арифметических операторов [6-10]. Структуры спецпроцессоров подобного типа с использованием микроконтроллера и функциональных преобразователей получили название информационно-управляющих систем с расширителями функций. Организации адресной подсистемы для быстродействующих спецпроцессоров до сих пор не уделялось должного внимания. Есть лишь обобщенный анализ связей в модели ФИЛАУ с указанием о том, что связи могут быть: - через общую шину;

- с тремя шинами (адресная, управляющая, информационная);
- полные связи каждого оператора A_i с каждым $A_j \in \{A\}$.

Для конкретного вычислительного процесса с фиксированным алгоритмом управления в информационно-управляющей системе при переходе от оператора A_i к A_j устанавливаются непосредственные связи $A_i - A_j$, не требующие обращения к общей шине, которые могут быть описаны матрицей смежности (табл. 1) со структурным графом рис. 2. В табл. 1 обозначено: символом 1 – наличие связи, пустая клетка – отсутствие связи, прочерком (-) обозначена связь с общей шиной (В).

По методике В.К. Елисеева [11] выбираются узлы графа, имеющие наибольшие связи с другими вершинами (A_1, A_2, A_5) и определяется возможность связи всех других узлов структурного графа дугами, исходящими из этих узлов:

$$A_1 \{A_2, A_4, A_6, A_8, A_{10}\} \quad A_2 \{A_1, A_3, A_5, A_7, A_9\} \quad A_5 \{A_2, A_3, A_4, A_6, A_7\}$$

Выбираются два узла, имеющие минимальное совпадение операторов, но охватывающих все узлы графа (A_1, A_2). Тогда получаются две сети последовательных связей $A_1 - A_4 - A_6 - A_8 - A_{10} - A_1$ и $A_2 - A_3 - A_5 - A_7 - A_9 - A_2$ со связью через $A_i(t)$ одновременно с двумя устройствами $A_j(t-1)$ и $A_k(t+1)$, где A_j, A_k выбираются по структуре графа рис. 3.

Таблица 1. Матрица связности

	A_1	A_2	A_3	A_4	A_5	A_6	A_7	A_8	A_9	A_{10}
A_1	-	1		1		1		1		1

A_2	1	-	1		1		1		1	
A_3		1			1				1	
A_4					1					
A_5		1	1	1		1	1			
A_6	1				1			1		
A_7		1		1	1					
A_8						1			1	1
A_9		1	1					1		
A_{10}	1							1		




Рис. 1. Организация взаимодействия блоков через общую шину




Рис. 2. Граф информационных связей




Рис. 3. Взаимодействие операторов с двумя типами связей

Для одноместной операции A_j - это источник поступления информации, а A_k адрес направления результата. Трехместные операторы не рассматриваются, т.к. они выполняются алгоритмически через последовательности одноместных и двухместных операторов.

Пусть временная последовательность выполнения операторов определяется граф-схемой алгоритма рис. 4. Очевидно, что алгоритм правильно реализуется, если для каждого A_i устанавливаются информационные связи в соответствии со списком табл. 2. На рис. 4 символом S_j обозначены линейные (без логических условий) последовательности операторов (табл. 3).

Установление связей по измененным во времени спискам может быть осуществлено посредством неординарного коммутатора. Неординарный коммутатор $m \times m$ допускает одновременную не блокируемую связь с двумя выходами через схему управления [3,4,8].

Таким образом, вычислительный процесс для заданного алгоритма (рис. 4) и заданной таблицы информационных связей (табл. 2) будет осуществляться на одной структуре ИУС, а для другого алгоритма структура ИУС будет построена по заданным спискам коммутации (рис. 5).

Таблица 2. Информационные связи

1	2	3	4
A_1	$A_4 A_{10}$	A_2	$A_3 A_9$
A_4	$A_1 A_6$	A_3	$A_2 A_5$
A_6	$A_8 A_4$	A_5	$A_3 A_7$
A_8	$A_6 A_{10}$	A_7	$A_5 A_9$
A_{10}	$A_1 A_8$	A_9	$A_2 A_7$
I		II	




Рис.4. Граф-схема алгоритма

Таблица 3. Последовательности операторов

A_i	S_j
3	$A_3 A_4 A_5 A_3$
4	$A_6 A_2 A_7$
5	$A_8 A_1 A_3 A_6$
6	$A_4 A_2 A_9$
7	$A_1 A_3 A_{10}$
8	$A_9 A_8 A_5$




Рис.5. Структурная схема сложной технической системы реального времени

При реализации реального вычислительного процесса в какой-то момент времени часть связей может не устанавливаться. Реальным алгоритмом управления одновременно может включаться один оператор столбцов 1 и 3, устанавливая связь с операторами (устройствами) столбцов 2 и 4, кроме A_1 и A_2 . Операторы A_1 и A_2 могут включаться только последовательно, т.к. оба имеют связи еще и с общей шиной (будем обозначать символом В).

Нами рассматриваются только двухместные операторы $A_i = A_j \oplus A_k$, где \oplus символ любой операции над кодами или аналоговой информацией от блоков A_j и A_k .

Системы с перестраиваемыми связями позволяют обеспечить более высокий уровень быстродействия процесса обработки информации.

Определим быстродействие реализации алгоритма в системе с перестраиваемыми связями (рис. 5) по сравнению с системой, имеющей общую шину (рис. 1). На граф-схеме рис. 3 выделим критический путь от A_0 к A_k при однократном обходе обратных связей через соответствующие a_j .

Для заданного примера рис. 3 получим $A_1 A_2 S_6 S_3 S_5 S_6 S_7 S_8$. Подсчитаем с помощью таблицы 3 общее число операторов с учетом обмена через В, соответствующего операторам A_1, A_2 . Пусть установление непосредственных связей (табл. 2) по соответствующей микрокоманде в 10 раз быстрее получения информации через общую шину ИУС [6]. Тогда получим, что для структуры (рис. 5) оператор типа В используется только 5 раз, а для структуры рис. 1 более 22 раз. Выигрыш в быстродействии составит $22/5 = 4,4$ раза.

Предлагаемые структуры ИУС с динамически перестраиваемыми связями наиболее эффективны для аналоговых и аналого-цифровых ИУС, а также для систем с параллельным выполнением операций.

Целесообразно также применение ИУС с неординарной коммутацией в системах с динамическим контролем функционирования.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Мухопад Ю.Ф. Микроэлектронные системы управления. Братск: БрГУ, 2009. -285с.
2. Елисеев В.К. Формирование локальных сетей в АСУ. Вопросы радиоэлектроники. Серия ЭВТ, Вып.10,1989. – С.3-7.
3. Мухопад Ю.Ф., Бадмаева Т.С. Устройство для программного управления с применением коммутатора – А.с.1087996. БИ, 1984. № 15.

4. Мухопад Ю.Ф. Микропроцессорные системы управления работами-манипуляторами.- Иркутск: ИГУ, 1984. – С.54-61.
5. Зубрицкий Э.В., Мухопад Ю.Ф., Бадмаева Т.С. Контроль электрических параметров аналого-цифровых схем автоматики // Сб. Автоматизированные системы контроля и управления на транспорте. – Иркутск: ИрИИТ, 1999. – С. 127-128.
6. Мухопад Ю.Ф., Пашков Н.Н., Пунсык-Намжилов Д.Ц. Адаптивные системы управления с динамической структурной организацией в режиме реального времени // В сб. Современные технологии. Системный анализ. Моделирование. Иркутск: ИрГУПС, 2008. № 3(23). С. 171-175.
7. Мухопад Ю.Ф., Кучина Е.М. Адаптивный аналого-цифровой фильтр – А.с. 714408. БИ, 5,1980
8. Мухопад Ю.Ф. Микроэлектронные информационно-управляющие системы. -Иркутск: ИрГУПС, 2004.-407с.
9. Мухопад Ю.Ф. Теория дискретных устройств.- Иркутск: ИрГУПС, 2010.- 172 с.
10. Мухопад Ю.Ф., Мухопад А.Ю. Алгоритмические системы управления.- Иркутск: ИрГУПС, 2018.- 96с.

REFERENCES

1. Mukhopad Yu. F. Microelectronic control systems. Bratsk: BrSU, 2009. – 285p.
2. Eliseev V. K. Formation of local networks in ACS. Questions of radio electronics. EW series, Vol.10,1989. - P. 3-7.
3. Mukhopad Yu. F., Badmaeva T. C. Device for software control using the switch. – A. S. 1087996. B, 1984. No. 15.
4. Mukhopad Yu. F. Microprocessor-based control systems for robotic manipulators.- Irkutsk: ISU, 1984. - P. 54-61.
5. Zubritsky, E. V., Mukhopad Yu. F., Badmaeva T.C. Control of electrical parameters the analog-to-digital circuits automation SB. Automated systems of control and management in transport. - Irkutsk: Iriit, 1999. – Pp. 127-128.
6. Mukhopad Yu. F., Pashkov N. N., Punsik-Namzhilov D. C. Adaptive control systems with dynamic structural organization in real time. Contemporary technology. System analysis. Modeling. Irkutsk: Irkutsk State University Of Communications, 2008. № 3 (23). P. 171 - 175.
7. Mukhopad Yu. F., Kuchina E. M. Adaptive analog-to – digital filter A. S. 714408. B, 5,1980.
8. Mukhopad Yu. F. Microelectronic information control systems. - Irkutsk: Irkutsk State University Of Communications, 2004.- 407p.
9. Mukhopad Yu. F. Theory discrete device.- Irkutsk: Irkutsk State University Of Communications, 2010.- 172 p.
10. Mukhopad Yu. F. , Mukhopad A.Yu. Algorithmic control system.- Irkutsk: Irkutsk State University Of Communications, 2018.- 96p.

Информация об авторах

Мухопад Юрий Федорович – д.т.н., профессор, профессор кафедры «Автоматизация производственных процессов», Иркутский государственный университет путей сообщения, г. Иркутск, e-mail: bts48@mail.ru.

Authors

Mukhopad Yuriy Fedorovich – Doctor of Engineering Science, Professor, the Subdepartment of Automation of Production Processes, Irkutsk State Transport University, Irkutsk, e-mail: bts48@mail.ru.

Для цитирования

Ю.Ф. Мухопад Организация взаимодействия адресной и управляющей подсистем в спецпроцессорах реального времени // «Информационные технологии и математическое моделирование в управлении сложными системами»: электрон. науч. журн. – 2019. – № 2. – С. 34-40 – Режим доступа: <http://ismm-irgups.ru/toma/23-2019>, свободный. – Загл. с экрана. – Яз. рус., англ. (дата обращения: 19.06.2019)

For citation

Yu.F. Mukhopad *Organizatsiya vzaimodeystviya adresnoy i upravlyayushchey podsystem v spetsprocessorakh real'nogo vremeni* [Organization of interaction of the address and control subsystems in the special processor real-time] // *Informacionnye tehnologii i matematicheskoe modelirovanie v upravlenii slozhnymi sistemami: ehlektronnyj nauchnyj zhurnal* [Information technology and mathematical modeling in the management of complex systems: electronic scientific journal], 2019. No. 2. P. 34-40 – Access mode: <http://ismm-irgups.ru/toma/23-2019>, free. – Title from the screen. – Language Russian, English. [Accessed 19/06/19]